核心要點

• 光子互連有望提升帶寬密度，同時顯著降低功耗，AI 算力需求正推動其在數(shù)據(jù)中心落地應(yīng)用。

• 但光子互連需整合多種異質(zhì)材料，帶來工藝兼容性、熱應(yīng)力與機械應(yīng)力等難題。

• 集成電光 I/O 模塊是終極目標(biāo)，前提是攻克其設(shè)計與工藝挑戰(zhàn)。

光纖傳輸信號比銅線更快、更高效，已成為全球通信網(wǎng)絡(luò)的首選介質(zhì)。在數(shù)據(jù)中心機架間、板間等短距場景，工程師希望將光學(xué)元件微型化，以釋放光纖帶來的節(jié)能優(yōu)勢。

AI 算力負載與其他高性能計算（HPC）負載的核心差異在于數(shù)據(jù)傳輸量。大語言模型（LLM）查詢在用戶與數(shù)據(jù)中心之間的 “南北向流量” 與傳統(tǒng)搜索相近，但數(shù)據(jù)中心內(nèi)部的 “東西向流量” 要大得多。GPU 集群與單顆 GPU 需對超大規(guī)模數(shù)據(jù)陣列執(zhí)行簡單乘加運算，而帶寬瓶頸不僅限制整體性能，也是功耗的主要來源。

去年被 AMD 收購的硅光子初創(chuàng)公司 Enosemi 在白皮書中估算，前沿高性能專用集成電路（ASIC）近一半功耗消耗在數(shù)據(jù)傳輸環(huán)節(jié)。

格芯（GlobalFoundries）首席商務(wù)官邁克?霍根提出，決定互連效率的四大關(guān)鍵指標(biāo)：

1. 傳輸距離：信號無需放大即可傳輸?shù)拈L度；

2. 帶寬密度：單位面積傳輸比特數(shù)；

3. 能效：單位能耗傳輸比特數(shù)；

4. 計算效率：計算資源的整體利用率。

在短距場景中，光學(xué)元件尺寸偏大限制了帶寬密度。要兌現(xiàn)光子互連的節(jié)能價值，光學(xué)元件必須與所連接的電子電路同步微型化。

為此，行業(yè)正探索三種技術(shù)路線：

1. 可插拔組件：尺寸較大、模塊化、易集成，但需較長連線連接控制電路，適合板間、機架間及數(shù)據(jù)中心跨區(qū)連接。

2. 共封裝光學(xué)（CPO）：將分立光學(xué)元件與電子控制電路集成，通常采用引線鍵合連接。

3. 光 I/O（OIO）模塊：將光、電芯片合為一體，整體表現(xiàn)如單一部件。

光子互連核心組件

無論尺寸大小，光子互連的基礎(chǔ)組件一致：

1. 光源：數(shù)據(jù)中心場景主流采用磷化銦（InP）激光二極管。激光器件需承受更高電流與溫度，是光子電路中可靠性最弱的環(huán)節(jié)；封裝前篩選合格激光器至關(guān)重要，可插拔組件的優(yōu)勢在于便于更換故障激光器。

2. 調(diào)制器：將連續(xù)激光轉(zhuǎn)換為數(shù)據(jù)比特流，決定傳輸速率。比利時微電子研究中心（imec）在 2025 年      IEEE 電子器件會議（IEDM）指出，鈮酸鋰（LiNbO?） 可實現(xiàn)超      100GHz 帶寬，高效低損，但尺寸大且存在鋰污染風(fēng)險，不適合與硅直接集成。新加坡研究團隊通過微轉(zhuǎn)移印刷技術(shù)，將圖案化鈮酸鋰調(diào)制器轉(zhuǎn)移到硅基底，避免直接生長帶來的污染。而 CPO 尤其是 OIO 方案更常用硅基諧振器，通過加熱器調(diào)控摻雜硅環(huán)的折射率實現(xiàn)調(diào)制。

NLM 光子技術(shù)公司 CEO 布拉德?布斯表示，硅并非高效調(diào)制材料，替代方案仍在探索中。該公司方案是將發(fā)色團摻入小分子有機玻璃，通過相鄰硅器件實現(xiàn)電場開關(guān)調(diào)控。

1. 波導(dǎo)：傳輸調(diào)制后的光信號，硅在目標(biāo)波段下是低損耗優(yōu)質(zhì)波導(dǎo)材料。CPO 與 OIO 集成模塊采用硅基或有機中介層，可內(nèi)嵌光子組件。

2. 光電探測器：鍺（Ge） 是適配的探測器材料。

3. 耦合器：負責(zé)在不同折射率材料間傳遞光信號，耦合損耗占系統(tǒng)總損耗比例較高。耦合方式包括光纖貼靠光源、聚合物橋接間隙等，設(shè)計需避免光學(xué)缺陷，實現(xiàn)折射率漸變過渡。

光學(xué)電路需配套控制電路驅(qū)動調(diào)制器、處理探測器信號等。縮短控制電路與光學(xué)元件的距離，可提升性能、降低功耗。

圖 1：硅光子學(xué)的基本構(gòu)建模塊。(a) 單偏振光柵耦合器，(b) 微環(huán)調(diào)制器，(c) 微環(huán)調(diào)制器的耦合間隙，(d) 雙微環(huán)諧振器。

光電集成挑戰(zhàn)

異質(zhì)集成的核心目標(biāo)就是縮短互連距離，集成光學(xué)面臨的諸多問題與先進封裝共性問題一致：單個組件技術(shù)成熟，但低成本規(guī)模化連接是難點。

光電融合還帶來新挑戰(zhàn)：

• 法國原子能委員會電子與信息技術(shù)實驗室（CEA-Leti）在硅中介層中嵌入波導(dǎo)等硅光子組件，需預(yù)留光路連接表面激光器與探測器，同時通過硅通孔（TSV）連接調(diào)制器與封裝底部。但這些結(jié)構(gòu)產(chǎn)生的機械應(yīng)力會引發(fā)光學(xué)畸變、增加損耗，因此中介層與系統(tǒng)級封裝設(shè)計工具必須能模擬熱應(yīng)力與機械應(yīng)力的光電雙重影響。該團隊研發(fā)負責(zé)人讓?沙博尼耶表示：“我們必須自定義設(shè)計規(guī)則，實現(xiàn)光電元件混合集成?！?/p>

• 調(diào)制器依賴加熱器調(diào)控諧振頻率，通過熱隔離可顯著節(jié)能。

• 鍺探測器可直接在硅上外延生長，但所需厚鍺層與先進晶體管的超薄硅鍺納米片工藝不兼容，鍺外延成本可占電路總成本的 40%。

• 科研場景中，磷化銦激光器通常單獨制備，通過微轉(zhuǎn)移印刷貼裝到中介層，小批量處理便于篩選合格器件；商用規(guī)模化方案方面，日本 NTT 團隊實現(xiàn)磷化銦晶圓與硅晶圓鍵合，原位生長銦鎵砷磷（InGaAsP）激光器。

電路的電子部分可在標(biāo)準(zhǔn) CMOS 產(chǎn)線制造，通過銅 hybrid bonding 與中介層連接，設(shè)計中同樣需考慮光學(xué)元件的熱應(yīng)力與機械應(yīng)力。

盡管面向硅電路同步縮放的全集成光子互連仍需大量研發(fā)，但行業(yè)目標(biāo)高度一致?；舾硎荆骸坝嬎銖S商、網(wǎng)絡(luò)龍頭與硅供應(yīng)商已形成共識 ——東西向流量規(guī)?；仨氁揽抗鈱W(xué)互連?！?/p>