·    西門子與 NVIDIA 實現驗證領域關鍵突破，通過西門子 Veloce proFPGA CS 系統與 NVIDIA 性能優化芯片架構的深度結合，可在數天內完成流片前數萬億次時鐘周期的驗證采集。

·    該解決方案可加速 AI/ML 系統級芯片（SoC）的研發進程，提升產品可靠性，助力 NVIDIA 團隊在首輪流片前，即可穩定運行大型工作負載并完成設計優化。 

西門子與 NVIDIA 密切合作，使西門子 Veloce? proFPGA CS 硬件輔助驗證與確認系統，能夠支持芯片設計工程師與系統架構師在首輪流片前，運行并采集數萬億次驗證時鐘周期，從而實現更優的設計迭代。 

作為雙方長期戰略合作的重要成果，NVIDIA 與西門子攜手攻克了此前行業難以實現的技術目標，依托西門子 Veloce proFPGA CS 可擴展、優化的硬件架構，結合 NVIDIA 高性能芯片架構，僅需數天即可完成數十萬億次時鐘周期的驗證采集工作。 

西門子數字化工業軟件硬件輔助驗證事業部高級副總裁兼總經理 Jean-Marie Brunet 表示：“NVIDIA 與西門子在多個領域展開深度合作，近期更是聚焦硬件輔助驗證方法論的推進，尤其是基于 FPGA 的原型驗證方向，以適配復雜 AI/ML SoC 帶來的嚴苛驗證與確認需求。Veloce proFPGA CS 將高度靈活可擴展的硬件架構，與先進易用的實現及調試軟件流程相結合，以應對上述挑戰。無論是單 FPGA 的 IP 核驗證，還是數十億門級的芯粒設計，都能為客戶提供適配的解決方案。” 

NVIDIA 硬件工程事業部副總裁 Narendra Konda 表示：“隨著 AI 與計算架構復雜度的持續攀升，芯片研發團隊亟需高性能驗證解決方案，以完成海量工作負載的驗證，加速產品上市進程。NVIDIA 性能優化的芯片架構與西門子 Veloce proFPGA CS 深度融合，可支持設計工程師在數天內完成數萬億次時鐘周期的驗證，為下一代 AI 技術的可靠性保障提供了所需的規模支撐。” 

基于 FPGA 的原型驗證系統具備出色的運行速度，其運行流片前驗證工作負載的耗時，遠少于軟件仿真（Simulation）甚至硬件加速（Emulation）。但由于芯片本身以及配套軟件復雜度不斷升級，當前 AI/ML 設計對驗證能力提出了更高要求。 

為適配行業發展需求、保障產品上市時間與可靠性，在短時間內運行數萬億次時鐘周期的能力，已成為芯片驗證的核心剛需。傳統的軟件仿真與硬件加速驗證工具，在合理的實際作業時間內，僅能支持數百萬次時鐘周期驗證，即便在優化場景下也僅能實現數十億次規模，無法實現更大規模擴展。