超高速非易失性存儲器（UltraRAM）雖前景廣闊，但接口、器件差異性及可制造性方面的長期難題，是否會使其商業(yè)落地功虧一簣？

若能打造一款理想的計算存儲器，它會是何種形態(tài)？盡管細(xì)節(jié)上眾說紛紜，但多數(shù)人會認(rèn)同，它需兼具閃存這類存儲型存儲器的非易失性，以及動態(tài)隨機存取存儲器（DRAM）這類工作型存儲器的高速、高能效與高耐久性。

新興的 UltraRAM 技術(shù)在上述所有維度均展現(xiàn)出巨大潛力。這一設(shè)計精妙、極具學(xué)術(shù)價值的存儲器概念，依托精密設(shè)計的Ⅲ-Ⅴ 族異質(zhì)結(jié)結(jié)構(gòu)，實現(xiàn)了高速存取與非易失性的融合。早期實驗室驗證結(jié)果令人振奮，證實其底層器件物理機制按設(shè)計預(yù)期運作 —— 這一成果也讓 UltraRAM 作為傳統(tǒng)存儲器技術(shù)潛在替代方案，備受業(yè)界關(guān)注。

但 UltraRAM 的商業(yè)成功絕非板上釘釘。但凡深耕半導(dǎo)體行業(yè)多年的人都清楚，從實驗室可工作器件到可量產(chǎn)的存儲器平臺，這一轉(zhuǎn)型從非坦途，反而往往是各類重大挑戰(zhàn)集中顯現(xiàn)的階段。對 UltraRAM 的長遠(yuǎn)發(fā)展前景，也需置于這一背景下考量。

實驗室驗證≠產(chǎn)業(yè)化落地

半導(dǎo)體器件技術(shù)的研發(fā)初期，進(jìn)展往往聚焦于原理驗證，用以證實其物理機制的可行性。這類里程碑式成果至關(guān)重要，也令人振奮，但僅憑這些，無法判定一項技術(shù)能否實現(xiàn)商業(yè)化所需的存儲密度、良率與可靠性規(guī)模量產(chǎn)。

目前公開的 UltraRAM 相關(guān)數(shù)據(jù)，大多局限于微米級器件在實驗室可控條件下的測試結(jié)果。其數(shù)據(jù)保持能力與耐久性，通常是通過外推法推導(dǎo)得出，而非基于具備統(tǒng)計意義的大批量器件驗證。在公開文獻(xiàn)中，關(guān)于決定存儲器最終能否落地的先進(jìn) CMOS 關(guān)鍵指標(biāo)，如晶圓級良率、陣列級均勻性、閾值電壓分布及集成兼容性等，相關(guān)研究鮮有提及。

這種實驗室驗證與產(chǎn)業(yè)化落地之間的差距，在早期技術(shù)研發(fā)中本屬常態(tài)，但隨著有關(guān)該技術(shù)已趨成熟的說法不斷傳出，這一差距的重要性也愈發(fā)凸顯。

圖 1 UltraRAM 的器件結(jié)構(gòu)包含：由砷化銦（InAs）與銻化鋁（AlSb）交替層構(gòu)成的異質(zhì)結(jié)、砷化銦浮柵，以及介質(zhì)層。

亟待攻克的接口長期難題

遺憾的是，UltraRAM 承襲了一個困擾 Ⅲ-Ⅴ 族器件數(shù)十年的難題：實現(xiàn)穩(wěn)定、低缺陷的界面。這一難題曾讓業(yè)界試圖用砷化鎵（GaAs）、銦鎵砷（InGaAs）這類傳輸性能更優(yōu)異的材料替代硅基邏輯器件的努力屢屢受挫，如今，這一局限對基于同類材料體系的存儲器概念而言，依然存在。

在 UltraRAM 器件中，存儲電荷處于量子限制區(qū)域，電子面密度約為 1012 平方厘米?2。需注意的是，這一信號水平由異質(zhì)結(jié)的物理特性決定，而非設(shè)計裕度。已有研究顯示，相關(guān) Ⅲ-Ⅴ 族材料體系的界面陷阱密度通常為 1012~1013 平方厘米?2?電子伏特?1，與器件存儲電荷密度相當(dāng)，甚至更高。

在這種情況下，陷阱占據(jù)狀態(tài)對器件性能起著關(guān)鍵作用。受這一缺陷影響，UltraRAM 的界面質(zhì)量必須大幅提升 —— 否則，器件差異性、性能漂移與數(shù)據(jù)保持能力衰減，仍將是其研發(fā)的核心問題，而非次要影響因素。

器件差異性是存儲器的 “致命傷”

有人容易將 UltraRAM 的發(fā)展軌跡，與其他新興存儲器概念、后硅時代半導(dǎo)體技術(shù)的研發(fā)路徑相類比，但這一推論并不合理。因為存儲器器件的工作約束條件，與功率器件、射頻器件的核心要求存在本質(zhì)區(qū)別。

例如，功率器件的價值源于少量器件的性能表現(xiàn)，因此良率損失與參數(shù)偏差，往往可通過設(shè)計裕度、冗余設(shè)計或器件分檔來緩解。但存儲器則截然相反，它要求大量標(biāo)稱一致的存儲單元均能正常工作：一枚存儲芯片可能包含數(shù)十億個器件，且每個器件都必須在極窄的電壓范圍內(nèi)穩(wěn)定運行。

在這種統(tǒng)計性應(yīng)用場景下，器件差異性不僅關(guān)乎良率，更直接決定器件能否正常工作。某一失效機制在單個器件層面發(fā)生的概率或許極低，但當(dāng)數(shù)十億個器件組成大規(guī)模存儲陣列時，這一失效就會成為 “致命問題”。正因如此，在其他器件類型中尚可容忍的、由界面引發(fā)的性能波動，會導(dǎo)致高密度存儲架構(gòu)出現(xiàn)無法接受的位錯誤率。

這一本質(zhì)區(qū)別，對 UltraRAM 的材料質(zhì)量與均勻性提出了極為嚴(yán)苛的要求。

集成落地的現(xiàn)實挑戰(zhàn)

部分計算硬件的研發(fā)構(gòu)想提出，要在 Ⅲ-Ⅴ 族材料平臺上實現(xiàn)存儲器與邏輯器件的集成。這一架構(gòu)雖在理論上頗具吸引力，但業(yè)界此前已對類似方案展開過大量探索，卻收效甚微。各大企業(yè)曾投入數(shù)十年時間研發(fā) Ⅲ-Ⅴ 族 CMOS 技術(shù)，最終卻遭遇了技術(shù)與經(jīng)濟層面的雙重挑戰(zhàn)，其中，實現(xiàn)足夠穩(wěn)定、低缺陷的氧化物 / 半導(dǎo)體界面，始終是難以突破的瓶頸。

業(yè)界已投入大量精力研究硅襯底兼容技術(shù)，這一方案能充分利用硅基產(chǎn)線的巨額現(xiàn)有投資。但在保留硅襯底的前提下，大面積制備 Ⅲ-Ⅴ 族異質(zhì)結(jié)會面臨位錯、晶圓翹曲與熱失配等問題。要實現(xiàn)可量產(chǎn)的工業(yè)化制造，必須在整片晶圓尺度上解決這些問題。盡管單個器件的實驗室驗證結(jié)果令人鼓舞，但這并不能滿足系統(tǒng)級的集成要求。

另一大值得擔(dān)憂的點是，近期部分建模研究將 UltraRAM 的應(yīng)用場景拓展至神經(jīng)形態(tài)計算等領(lǐng)域，這類研究往往假設(shè)器件可實現(xiàn)理想集成、差異性可忽略不計，且大規(guī)模陣列能實現(xiàn)多位精度存儲。盡管這類仿真研究是極具價值的探索工具，但并不能替代經(jīng)實驗驗證的設(shè)計裕度。

開展此類研究時，必須結(jié)合實際工況下的量產(chǎn)陣列測試數(shù)據(jù)。若忽視這一點，僅憑模型推導(dǎo)結(jié)論，就可能掩蓋實際應(yīng)用中的約束條件，而這些條件才是決定技術(shù)能否落地的關(guān)鍵。

理性看待技術(shù)發(fā)展，不盲目樂觀

毋庸置疑，UltraRAM 是一項令人矚目的科學(xué)成就，也為研究 Ⅲ-Ⅴ 族材料的界面物理特性提供了極具價值的平臺。且若未來在界面鈍化技術(shù)上取得突破性進(jìn)展，基于同類原理的新型存儲器器件也有望應(yīng)運而生。

但就目前而言，看待這項技術(shù)應(yīng)立足已實現(xiàn)的實驗成果，而非僅憑美好愿景。閃存之所以能實現(xiàn)規(guī)模化量產(chǎn)，核心基準(zhǔn)是其氧化物 / 半導(dǎo)體界面的陷阱密度降至約 10? 平方厘米?2?電子伏特?1；在 Ⅲ-Ⅴ 族材料與其本征氧化物之間，實現(xiàn)穩(wěn)定、CMOS 工藝兼容且陷阱密度達(dá)到這一基準(zhǔn)的界面之前，UltraRAM 都應(yīng)被視作一項重要的科研成果，而非可在短期內(nèi)實現(xiàn)產(chǎn)業(yè)化的解決方案。

UltraRAM 的未來，取決于材料科學(xué)與界面工程的技術(shù)突破，而非輿論造勢。若這一長期存在的界面難題能被攻克，UltraRAM 或?qū)⑼苿游磥泶鎯ζ骷軜?gòu)的革新；但如果難題始終無法解決，我們就應(yīng)腳踏實地，讓實驗證據(jù)成為評判、探討這項技術(shù)的核心依據(jù)。