2026年3月18日——中國數(shù)字EDA/IP龍頭企業(yè)上海合見工業(yè)軟件集團(tuán)股份有限公司（簡稱“合見工軟”）正式發(fā)布第二代數(shù)字設(shè)計(jì)AI智能平臺(tái)——智能體UniVista Design Agent (UDA) 2.0。此次升級(jí)后，UDA平臺(tái)正式從智能輔助工具進(jìn)化為真正意義上的Agentic AI智能體。UDA 2.0是國內(nèi)首款基于全部自主研發(fā)EDA架構(gòu)上的領(lǐng)先智能體EDA工具，它能夠在接受工程人員設(shè)計(jì)需求和指導(dǎo)后自主完成RTL設(shè)計(jì)、驗(yàn)證、糾錯(cuò)與優(yōu)化全流程任務(wù)，標(biāo)志著國產(chǎn)EDA自主式智能體的時(shí)代全面開啟。合見工軟始終致力于大幅提升數(shù)字芯片設(shè)計(jì)效率，為中國集成電路產(chǎn)業(yè)應(yīng)對(duì)高復(fù)雜度與快速迭代挑戰(zhàn)提供核心生產(chǎn)力引擎。

從“輔助工具”到“自主設(shè)計(jì)者”：AI智能體正在重寫EDA的行業(yè)規(guī)則

隨著人工智能的深度發(fā)展，Agentic AI（自主式人工智能體）已為芯片設(shè)計(jì)領(lǐng)域帶來范式革命，與傳統(tǒng)的“AI + EDA”不同，智能體EDA不再依賴單點(diǎn)模型提供輔助，而是進(jìn)化為一個(gè)具備自主設(shè)計(jì)能力的決策中樞——它集成了主動(dòng)規(guī)劃、獨(dú)立執(zhí)行和自我反饋與迭代機(jī)制，實(shí)現(xiàn)了從輔助分析到主導(dǎo)設(shè)計(jì)的范式轉(zhuǎn)移。EDA Agent打破了傳統(tǒng)的“以人設(shè)計(jì)為主導(dǎo)，EDA工具輔助”的方法，將工程師從繁瑣的實(shí)現(xiàn)細(xì)節(jié)中解放，使其更專注于架構(gòu)創(chuàng)新、戰(zhàn)略規(guī)劃和復(fù)雜決策等更高維度的工作。EDA技術(shù)的下一代競(jìng)爭(zhēng)，將取決于以人工智能為核心的技術(shù)突破。

合見工軟早在2025年2月就推出了第一代數(shù)字設(shè)計(jì)AI智能平臺(tái)UDA 1.0，此款產(chǎn)品是國內(nèi)首款自主研發(fā)、專為RTL Verilog設(shè)計(jì)打造的AI智能平臺(tái)，提供了全面的AI輔助功能，并已在國內(nèi)頭部IC企業(yè)和學(xué)術(shù)研究機(jī)構(gòu)部署落地。此次UDA 2.0版本的發(fā)布，標(biāo)志著合見的AI賦能產(chǎn)品功能和技術(shù)水平的一次飛躍，也代表國產(chǎn)數(shù)字EDA在智能化領(lǐng)域的功能覆蓋和性能水平正在與國際領(lǐng)先技術(shù)齊頭并進(jìn)。

從系統(tǒng)級(jí)需求到設(shè)計(jì)驗(yàn)證的更高層級(jí)自動(dòng)化，工程師則聚焦于創(chuàng)造本身

隨著智能體AI深度融入IC設(shè)計(jì)體系，合見工軟的智能體UDA 2.0，已經(jīng)從“Level 2：對(duì)話式 LLM 輔助工具”，演進(jìn)到“Level 4：Agent 工作流 - 自主設(shè)計(jì)者”。UDA 2.0與上一代產(chǎn)品相比，其顛覆性突破在于構(gòu)建了一個(gè)具備自主任務(wù)規(guī)劃和執(zhí)行、自動(dòng)調(diào)用內(nèi)嵌和外掛工具集完成閉環(huán)設(shè)計(jì)、驗(yàn)證與優(yōu)化能力的Agentic AI系統(tǒng)。這一系統(tǒng)深度融合了大模型（LLM）與合見工軟自研的EDA工具鏈（包含UVS+軟件仿真、UVD+軟件調(diào)試、UVSYN邏輯綜合等），并將芯片設(shè)計(jì)行業(yè)知識(shí)深度融入Agentic AI系統(tǒng)中，實(shí)現(xiàn)了芯片設(shè)計(jì)從自然語言描述到高質(zhì)量代碼產(chǎn)出的一站式自動(dòng)化。其核心價(jià)值并不在于單點(diǎn)效率優(yōu)化，而在于通過智能體理解和規(guī)劃任務(wù)，并通過設(shè)計(jì)、驗(yàn)證、調(diào)試、文檔處理等多個(gè)智能體協(xié)同，直接調(diào)用底層EDA工具，通過迭代自主完成整個(gè)工作流程并自主修正和優(yōu)化設(shè)計(jì)，將工程師從大量重復(fù)性工作中解放出來，使其能夠更多聚焦于架構(gòu)決策和創(chuàng)新性設(shè)計(jì)，從而使芯片的整體項(xiàng)目設(shè)計(jì)和驗(yàn)證效率實(shí)現(xiàn)指數(shù)級(jí)提升。

智能體UDA 2.0的核心能力和優(yōu)勢(shì)包括：

· 代碼設(shè)計(jì)與優(yōu)化：基于自然語言指令自動(dòng)生成高質(zhì)量Verilog RTL代碼，支持在現(xiàn)有設(shè)計(jì)上新增功能開發(fā)；支持設(shè)計(jì)空間探索，讓工程師在早期即可快速權(quán)衡PPA（Power、Performance、Area，功耗、性能、面積）；支持基于合見自研的快速邏輯綜合引擎UVSYN的語法糾錯(cuò)、時(shí)序面積評(píng)估與優(yōu)化；并可基于設(shè)計(jì)規(guī)范檢查并修正代碼。

· 驗(yàn)證與調(diào)試：內(nèi)置合見工軟自研的UniVista Simulator (UVS+) 仿真引擎和UniVista Debugger (UVD+) 調(diào)試引擎，可一站式完成從TestBench、SVA斷言生成到仿真驗(yàn)證的全過程；UDA可自主調(diào)用仿真和調(diào)試工具，基于仿真和調(diào)試結(jié)果進(jìn)行代碼糾錯(cuò)，并支持UVM框架及智能優(yōu)化激勵(lì)以提升測(cè)試覆蓋率。

· 靈活的交互和部署方式：支持“自主模式”完成從RTL生成到語法規(guī)則編譯糾錯(cuò)，到設(shè)計(jì)功能分析糾錯(cuò)，到設(shè)計(jì)性能分析優(yōu)化的完整推理鏈和長程迭代任務(wù)流；同時(shí)提供代碼編輯區(qū)交互、模型交互區(qū)文件上傳和工具腳本調(diào)用等多種靈活交互方式。UDA既能成為獨(dú)當(dāng)一面的智能代理，也可承擔(dān)人機(jī)協(xié)作的角色。UDA支持LLM的內(nèi)網(wǎng)及云端靈活部署方式，并可支持用戶自研LLM。

· 項(xiàng)目與知識(shí)管理：具備完整的工程項(xiàng)目管理、多任務(wù)并發(fā)能力，通過代碼庫和文檔庫RAG技術(shù)，將歷史項(xiàng)目與設(shè)計(jì)規(guī)范轉(zhuǎn)化為可復(fù)用的智慧資產(chǎn)，并支持知識(shí)問答，實(shí)現(xiàn)信息快速獲取。

· 全棧國產(chǎn)化及信息安全：全面支持DeepSeek等國產(chǎn)大模型，采用全棧自研EDA工具鏈，可適配國產(chǎn)GPU，滿足全棧軟硬件國產(chǎn)化需求。UDA具備完善的后臺(tái)用戶管理、權(quán)限管理與會(huì)話管理等功能，并支持功能使用統(tǒng)計(jì)分析。

清華大學(xué)集成電路學(xué)院集成電路設(shè)計(jì)研究所所長張春表示：

“清華大學(xué)集成電路學(xué)院在芯片設(shè)計(jì)的教學(xué)和科研工作中，一直致力于探索如何將前沿技術(shù)轉(zhuǎn)化為高效的教學(xué)工具和創(chuàng)新引擎。在2025年的《數(shù)字集成系統(tǒng)設(shè)計(jì)》課程中，我們就引入了合見工軟的UDA 1.0 平臺(tái)，將其作為AI賦能芯片設(shè)計(jì)的教學(xué)工具，讓學(xué)生親身實(shí)踐從自然語言需求到高質(zhì)量RTL代碼的實(shí)現(xiàn)過程，直觀地感受到了AI如何重塑設(shè)計(jì)流程。

本次升級(jí)的智能體UDA 2.0，采用業(yè)內(nèi)前沿的Agentic AI 架構(gòu)，標(biāo)志著從‘工具輔助’到‘智能體自治’的范式躍遷，這與我們培養(yǎng)下一代IC工程師的理念深度契合。在教學(xué)層面，UDA 2.0 不僅僅是一個(gè)編碼助手，而是化身為一個(gè)具備主動(dòng)規(guī)劃與閉環(huán)執(zhí)行能力的‘AI助教’和‘虛擬隊(duì)友’。用戶只需用自然語言提出功能需求與設(shè)計(jì)約束，UDA便能理解和規(guī)劃任務(wù)，并自主調(diào)用EDA工具，完成‘生成-驗(yàn)證-糾錯(cuò)-優(yōu)化’的完整閉環(huán)。在科研工作中，UDA 同樣展現(xiàn)出巨大價(jià)值，使我們能以前所未有的速度進(jìn)行設(shè)計(jì)空間探索，快速驗(yàn)證新的想法，是培養(yǎng)卓越工程師和推動(dòng)‘AI for Science’的理想伙伴。”

合見工軟首席技術(shù)官賀培鑫博士表示：

“智能體UDA 2.0的核心，是推動(dòng)數(shù)字芯片設(shè)計(jì)從‘智能輔助’邁向‘智能體自治’。工程師給出需求、約束與規(guī)范，UDA 2.0 即可自主完成任務(wù)理解與規(guī)劃，并通過多智能體協(xié)同自動(dòng)編排與調(diào)用 UVS+ 仿真、UVD+ 調(diào)試、UVSYN 邏輯綜合等工具鏈，形成‘生成—驗(yàn)證—糾錯(cuò)—優(yōu)化’的閉環(huán)迭代，產(chǎn)出可交付的 RTL 與驗(yàn)證資產(chǎn)。依托全棧國產(chǎn)化、內(nèi)網(wǎng)可部署且安全可控的工程體系，UDA 2.0將工程團(tuán)隊(duì)從大量重復(fù)性的實(shí)現(xiàn)與調(diào)試細(xì)節(jié)中解放出來，讓創(chuàng)新真正回到架構(gòu)決策、系統(tǒng)權(quán)衡與關(guān)鍵工程判斷上。”

合見工軟此次推出的第二代數(shù)字設(shè)計(jì)AI智能平臺(tái)——智能體UDA 2.0，打造了創(chuàng)新的芯片設(shè)計(jì)范式，它標(biāo)志著合見自主自研的國產(chǎn)AI EDA產(chǎn)品從點(diǎn)狀的AI輔助功能，邁入了流程級(jí)的AI自主驅(qū)動(dòng)新階段。智能體UDA 2.0的發(fā)布，是合見工軟在“EDA+AI”戰(zhàn)略上的關(guān)鍵里程碑。作為國產(chǎn)數(shù)字EDA與IP領(lǐng)域的先行者和領(lǐng)跑者，合見工軟深度布局?jǐn)?shù)字芯片全流程EDA工具、高速接口IP及智算組網(wǎng)IP等關(guān)鍵賽道，已獲得國內(nèi)諸多IC企業(yè)的廣泛認(rèn)可與規(guī)模化部署，核心產(chǎn)品市場(chǎng)占有率穩(wěn)居行業(yè)前列。

憑借扎實(shí)的技術(shù)積淀與產(chǎn)品實(shí)力，合見工軟正為中國半導(dǎo)體產(chǎn)業(yè)破解數(shù)字大芯片設(shè)計(jì)的“卡脖子”難題提供堅(jiān)實(shí)支撐。面向未來，公司持續(xù)深耕“EDA+AI”前沿方向，以前瞻性創(chuàng)新推動(dòng)芯片設(shè)計(jì)范式向更智能、更高效、更安全演進(jìn)，致力于為中國集成電路產(chǎn)業(yè)攀登世界高峰筑牢強(qiáng)有力的技術(shù)基座。

UDA 2.0現(xiàn)已提供商用版本。 

關(guān)于合見工軟 

上海合見工業(yè)軟件集團(tuán)股份有限公司（簡稱“合見工軟”）作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設(shè)計(jì)自動(dòng)化，Electronic Design Automation）領(lǐng)域?yàn)槭紫韧黄品较颍铝τ趲椭雽?dǎo)體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴(yán)峻挑戰(zhàn)和關(guān)鍵問題，并成為他們值得信賴的合作伙伴。