隨著AI數據中心向更高功率密度和更高效能源分配演進 ，高壓中間母線轉換器 （ HV IBC） 正逐漸成為下一代云計算供電架構中的關鍵器件。

本文針對橫向GaN HEMT 、 碳化硅MOSFET 及SiC Cascode JFET （CJFET ） 三類寬禁帶功率器件， 在近1 MHz 高頻開關條件下用于高壓母線轉換器的性能展開對比分析。 重點評估了導通損耗、 開關特性、 柵極電荷損耗及緩沖電路需求等關鍵指標。 同時， 本文亦探討了三種諧振轉換器拓撲——堆疊式LLC 、 單相LLC 與三相LLC ——對其系統效率與元件數量的影響。 

仿真結果表明， 盡管三類半導體器件的系統總損耗相近， 但CJFET 因結構簡單、 驅動便捷， 在成本方面具備顯著優勢 。 在拓撲比較中， 三相LLC 通過有效降低RMS 電流并減少元件數量， 表現出更優的綜合性能。 本研究為未來高壓 IBC設計中半導體選型與拓撲配置提供了理論依據， 安森美（ onsemi ） 正開展相關實驗驗證工作。

本文為第一篇，將介紹高壓IBC中的半導體技術、器件的關鍵評估指標包括導通損耗、 開關特性與緩沖電路等。

當前， 云計算供電架構正朝著更高傳輸電壓的方向演進。這一趨勢不僅體現在數據中心與電網的連接方式上 ——將通過固態變壓器直接接入中壓電網， 也體現在數據中心內部的電力分配系統中——其正逐步轉向高壓直流配電架構 。 在該架構下， 計算托盤將直接連接至 800 V直流母線， 隨后通過高壓IBC將電壓降至50V或12V， 為下游負載供電。

高壓IBC具備以下關鍵特性：
? 實現電壓降壓（16:1或64:1變換比）
? 提供電氣隔離以保障安全
? 非穩壓輸出
? 具備短時過載能力
? 超緊湊的外形尺寸
? 轉換效率高

本白皮書將重點圍繞實現上述目標的轉換器拓撲結構與半導體技術展開探討。 內容主要聚焦于原邊的拓撲選擇與半導體器件；副邊假定采用低壓硅基 MOSFET ， 并配置為中心抽頭電流倍增器或全橋結構。

為滿足高壓IBC在小型化設計中無源元件的布局要求 ， 系統需以極高的開關頻率（接近1 MHz ） 運行。 因此可選的半導體器件被限定為寬禁帶器件， 主要包括：氮化鎵高電子遷移率晶體管（GaN HEMT ） 、 碳化硅金屬氧化物半導體場效應晶體管 （ SiC MOSFET ） 以及 SiC Cascode JFET(CJFET ） 。 在本應用中 ， 上述器件的關鍵評估指標集中于導通損耗、 開關特性與成本三個方面。

導通損耗
這三種器件在導通狀態下均可用電阻 R ds,on 來表征（ 與IGBT 等具有恒定導通壓降的器件不同 ） 。 因此， 其導通損耗與流經電流的平方成正比：
P_con = R_ds,on x I²_{ds (方程1)}
R_ds,on 會隨溫度升高而增加， 其標稱值僅適用于25°C的結溫。 下表對比了典型GaN 器件、 安森美M3S 650 V器件以及安森美第四代CJFET 750 V器件的導通電阻隨溫度上升的情況。

表1.不同結溫下的R_ds,on值

因此， 三種半導體技術在開關過程中產生的損耗可忽略不計。然而， 其寄生電容仍顯著影響開關軌跡。 .影響開關特性的主要差異源于器件的輸出電容 （ C_OSS ） 。通常， SiC MOSFET 具有較大的 C_OSS ， 這是由于其需要更大的裸芯尺寸才能實現與 GaN HEMT 或 SiC CJFET 相當的導通電阻（R_ds,on ） ， 如表2所示。 該電容與勵磁電流共同決定了半導體器件的開關轉換速度。

該方程可用于計算在給定時間（t_d） 內， 根據半導體器件的電容（C_OSS ） 完成電壓轉換所需的勵磁電流（I_m ） 。 表2列出了各半導體技術對應的結果。

其次， 在計算損耗時， 還需考慮驅動半導體器件導通所需的柵極電荷所引起的輔助損耗。 該電荷值通常在器件數據手冊中給出， 將所需柵極電荷乘以柵源電壓 V_GS ， 即可得到存儲在柵極上的能量。 該能量在器件每個開關周期關斷時耗散一次。 存儲能量乘以開關頻率即為因放電導致的功率損耗（ P_G ） 。 此外， 柵極電容充電過程中還存在柵極驅動器和電阻產生的額外損耗 ， 本文暫不討論。 

表2給出了三種半導體配置對應的上述損耗值： SiC MOSFET 因柵極導通電壓高、柵極電荷大， 其柵極損耗顯著；相比之下 ， CJFET 的柵極損耗約為 SiC MOSFET 的一半， 這得益于其較低的柵極驅動電壓以及由低壓 MOSFET （ 由驅動器直接驅動 ） 所帶來的較小柵極電荷；而GaN 器件表現最優， 其柵極電荷損耗比前兩者小10~20倍。

在快速開關過程中 ， CJFET 可能因寄生電感 、 電容與快速電壓變化的相互作用而產生振鈴現象。 盡管該拓撲有助于抑制米勒效應并提升帶寬， 但同時會引入易引發諧振的高阻抗節點。 因此， 精心優化的PCB 布局與有效的抑制措施對于控制此類振鈴尤為關鍵， 常見方法是在晶體管兩端并聯緩沖電路。

然而， 此類振鈴現象主要源于CJFET 在硬開關過程中半導體器件間的快速切換。 當CJFET 用于軟開關應用時， 該問題可得到顯著緩解。 圖1展示了 CJFET 在 500 kHz LLC 諧振轉換器中運行時的實測結果。

對于 CJFET 而言， 無需額外配置緩沖電路具有顯著優勢：不僅節省了 PCB 面積和物料成本， 又能消除轉換器設計中的一個損耗來源。

格和設計相匹配。

三種器件的總損耗對比結果顯示其性能幾乎相同。 為深入分析， 圖3進一步給出了按損耗來源分解的結果 。 該分解表明， 在此轉換器中， 半導體技術的選擇對整體損耗影響甚微：GaN HEMT 雖柵極驅動損耗較低， 但其較高的導通電阻導致導通損耗增加， 最終使各類器件的整體表現趨于一致。