硅光子量產壓力落晶圓測試鏈 「上電下光」結構成關鍵

• 隨著AI算力需求將高速傳輸效率推向極限，2026年被視為硅光子（SiPh）與光學共同封裝（CPO），走向規模化部署的關鍵元年，更成為業界迫切布局的全新戰場。值得注意的是，這場硅光子量產大戰的成敗關鍵，如今已落到半導體測試供應鏈的肩頭上。封測業界人士指出，硅光子芯片測試共有三道工序，而當前最棘手的量產障礙，就卡在「上電下光」的晶圓級光電整合測試，因其位處測試介入制程的第二道程序，業界也將之稱為「Insertion 2」。其中，由于臺積電采SoIC技術，將電子芯片（EIC）與光子芯片（PIC）進行垂直堆棧，因
• 關鍵字： 硅光子  晶圓測試  上電下光