本期速覽

第七季

巧設電源時序

隨著系統應用的發展，電源應用的需求越來越多，同時在一個系統中，電源Rail要求也越來越多，而且不同的Rail需要按照一定的時序上電或者下電。

如圖1所示，是一個常見的系統，12V經過降壓處理后分別需要給MCU、CAN、MIC、藍牙等設備供電，這些設備所需要的電壓和時序分別不同，那么如何簡單方便地實現不同電壓之間的時序配置呢？

圖1：系統中不同設備的電壓和時序各不相同

MPS嘮嗑局

第七季 巧設電源時序

首先，我們來了解一下DCDC芯片的EN腳功能。

所有的電源芯片上都會存在一個EN腳，用于Vin上電后對芯片的開關控制。同時因為通常EN腳僅僅用于芯片的開關控制，所以門檻電壓精度不會太高，一般規格書中也只會體現開通的最低門檻以及關閉的最高門檻，不會提供完整的范圍信息。

圖2：一般規格書中EN引腳參數信息

在低成本的應用中，從系統角度考慮為了節省成本，會需要EN腳具有更豐富的功能，因此需要EN具有更高的門檻電壓精度。比如MP1658的EN門檻電壓精度經過特別的優化處理，除了可以實現對芯片的開關控制之外，也可用于配置時序。

以MP1658為例，在Vin電壓建立后，當EN腳電平高于1.2V，芯片開始工作；當EN腳電平低于1.1V，芯片停止工作。

圖3：MP1658的EN工作邏輯

一般來說，EN腳的開啟電平和關斷電平之間會存在一個滯環，比如圖示芯片的滯環為100mV。當EN腳電平出現輕微抖動時候，滯環的存在可以有效地避免芯片頻繁地被開關，從而使芯片穩定可靠運行。

在一個電源系統中，如果有多路電源，我們如何利用EN腳來設置不同電源輸出的時序呢？

01 MCU GPIO控制DCDC EN腳

了解了EN腳功能，最簡單的第一種方法就是用MCU的GPIO腳來控制電源芯片的EN腳。通常來說，同一個時序的所有電源可以共用一路GPIO控制信號。

圖4：時序配置方法一（利用MCU的GPIO控制DCDC EN腳）

這個方法的優點是，可以精準地通過MCU控制幾路電源之間的開通和關斷延遲時間。先打開的電源，可以先關閉，也可以后關閉，時序靈活。

但是，隨著系統越來越復雜，MCU的GPIO資源將會被大大占用。如果想節省MCU資源，或者在沒有MCU的系統中，該如何實現時序的控制呢？

02 RC電路延遲控制EN腳

剛剛我們介紹到，對于所有芯片的EN腳，都存在一個開通門檻電壓，如果我們可以控制不同的電源芯片EN腳達到開通門檻電壓的時間，那么就實現了對電源輸出時序的控制。

據此就得到了第二種配置時序的方法：在不同的電源芯片的Vin，EN和GND之間加上不同參數的RC電路，通過配置RC時間常數的大小，得到需要的時序。

以圖示的3顆DCDC系統為例，如果我們在三路電源中采用不同的R和C，配置EN1最先爬升到開通門檻，Vo1開始建立；緊接著，EN2爬升到了開通門檻，Vo2開始建立；最后，EN3爬升到開通門檻，Vo3開始建立。

當需要關閉時候，RC時間常數最小的電源EN先放電到關斷門檻，時間常數最大的電源EN最后放電到關斷門檻。

圖5：時序配置方法二（RC延遲控制EN腳）

這個方法的優點是電路和控制都非常簡單，但同時也存在幾個問題：

首先，這種方法中，先開的電源先關，后開的電源后關，關機時序受開機時序的影響。

其次，這種方法對DCDC芯片EN腳門檻精度要求高，需要選用像MP1658這類EN經過優化的DCDC。否則隨著芯片分散性，各個Power Rail之間的開關機延遲時間將會有比較大的變化。

最后，對于有快速開關機要求的系統，需要評估RC常數對其的影響，如果C太大，有可能引起系統功能失效。

03 EN腳+PG腳配合控制

其實還有另外一類DCDC芯片，它們不僅僅有EN腳，還有另外的一個PG腳：當Vo超出正常范圍，芯片內部PG腳對地的MOS導通，PG被拉低；當Vo恢復到正常范圍之后，芯片內部才會釋放MOS，使PG通過外部上拉電路被拉高。

對于使用此類芯片的系統，我們可以采用第三種方法，用PG和EN配合，實現對系統的時序控制。

圖6：時序配置方法三（EN腳/PG腳配合配置時序）

如圖7所示的系統，第一路電源的EN可以通過Vin的分壓產生，第一路電源的PG信號作為第二路電源的EN信號，以此類推。當Vin上電之后，第一路電源開始工作，當Vo1建立到正常范圍，PG1被拉高，第二路電源的EN腳也因此被拉高，第二路電源開始工作，以此類推產生圖示的時序。

圖7：使用芯片PG+EN時序控制示例

這個方法的優點是，系統設計簡單，而且受器件分散性的影響較小。

但是這種方法仍然也存在幾個問題：

首先，開機時序影響關機時序，先開的電源先關，后開的電源后關，時序配置不夠靈活；

其次，需要評估不同DCDC芯片PG腳的響應時間以及默認狀態對延遲時間和時序的影響。

以上介紹了三種不同的EN腳控制時序的方法，這三種方法要么需要占用比較多的硬件資源，要么存在開關機延遲時間受器件分散性影響大，開機時序影響關機時序等問題。

那么，有沒有其他更加簡單便捷而且靈活的時序配置方法呢？

04 PMIC內部寄存器配置

為了得到更完美的開關機時序，隨著芯片技術的發展，對許多PMIC芯片而言，只需要簡單地配置幾個寄存器，就能得到需要的開關機時序和各路輸出的延遲時間。而且開機和關機時序可以完全解耦，關機時序不再會受到開機時序的限制。同時，開關機時序以及延遲時間受器件分散性影響非常小，幾乎可以忽略不計。

圖8：時序配置方法四（利用PMIC內部寄存器配置時序）

最后，我們來做一個回顧總結：在電源需求比較復雜的系統中，需要配置不同電源輸出之間的開關機時序，通常我們有下列四種方法。

這四種方法各有優劣，工程師朋友們，請根據產品的具體情況選取不同的方法，來完成產品的時序配置吧。有任何問題或者其他建議，歡迎在評論區提出來，我們一起探討~