人工智能正逐步切入可編程邏輯的設計與管理領域，憑借技術優勢簡化并加速設計流程中的多個關鍵環節。

盡管現場可編程門陣列（FPGA）和數字信號處理器（DSP）的效率仍不及專用硬連線芯片，但在生命科學、人工智能處理、汽車電子以及 5G/6G 芯片等需求快速迭代的市場中，二者仍具備不可替代的價值。現場可編程特性不僅能適配新協議、新標準的升級迭代，支持硬件架構的靈活修改，還能像一塊 “空白畫布”，靈活承載各類工作負載。

英特爾Altera事業部業務管理集團負責人文卡特?亞達瓦利表示：“芯片外圍配有可編程的輸入輸出環，可對接各類輸入輸出接口，并將其轉換為相應信號，進而在芯片架構內構建出支持后處理的、面向特定工作負載的處理引擎。”

然而，FPGA、嵌入式 FPGA（eFPGA）和 DSP 的設計工作兼具復雜性與高耗時性。阿泰里斯公司產品管理與營銷副總裁安迪?奈廷格爾指出：“FPGA 的應用潛力遠不止于原型驗證，在特定功能場景中本可實現更廣泛的落地，比如在緩解內存和輸入輸出瓶頸方面，FPGA 堪稱理想之選。但 FPGA 的編程工作依舊難度頗高，完成一項同類任務，為 FPGA 編程需要掌握寄存器傳輸級（RTL）設計技能，而面向 GPU 的軟件編程則無此要求。”

盡管 FPGA 工程師已對比特流的輸入輸出方式進行了優化，但仍需配套專屬的軟件棧對其進行管理。巴亞系統公司首席商務官南丹?納揚帕利表示：“賽靈思（現歸屬AMD（Xilinx））、Altera等企業在其 FPGA 架構基礎上，搭建了核心中央處理器（CPU）集群，進一步提升了可編程性。這些企業正試圖解決各類編程難題，但要開發一套能同時適配 GPU、CPU 和 FPGA 的通用方案，難度極大。適配的軟件棧種類越多，技術迭代的速度就越難提升。”

當前，可編程邏輯的全流程管理均依托軟件抽象層實現。亞達瓦利稱：“可編程性由頂層的軟件層管控。針對 FPGA，我們已推出業內領先的設計工具，可對工作負載進行綜合、布局和封裝，以最優的功耗、面積指標，為用戶匹配最適合的 FPGA 芯片方案。這套工具鏈已成為企業最核心的競爭壁壘，這也是鮮有企業能突破技術瓶頸、實現落地的原因。芯片硬件的制造門檻并非高不可攀，但開發一套能實現高效適配的復雜軟件棧卻難度極大，而軟件棧的復雜程度，取決于企業想要覆蓋的應用范圍和實現的可編程類型。”

圖 1：FPGA 人工智能開發流程 來源：英特爾Altera

（流程說明：1. 模型轉換 —— 將 PyTorch、TensorFlow、Keras、ONNX、KALDI 等框架的預訓練模型，通過 OpenVINO 模型優化器轉換為.bin、.xml 格式的中間數據表示；2. 優化部署 —— 借助 FPGA 人工智能套件、Prime 設計軟件完成優化與部署；3.IP 生成 —— 最終生成 FPGA 可用的中間知識產權核，參與人員涵蓋人工智能開發工程師、FPGA 開發工程師、系統集成工程師）

展望未來，智能代理人工智能有望進一步加速 FPGA 的設計流程，盡管它未必能直接協助用戶完成產品端的 FPGA 編程工作。亞達瓦利表示：“我們對未來的人工智能應用機遇充滿期待，借助這項技術，工程師無需成為 FPGA 或專用集成電路（ASIC）設計領域的頂尖專家。智能代理可將各類設計編碼轉化為通用的標準化編碼，工程師只需通過語音、圖表、電路圖等任意方式輸入設計信息，智能代理經過多輪迭代優化，就能輸出最終的設計代碼。這是我們追求的理想狀態，目前智能代理人工智能尚未實現這一目標，但這一發展機遇正吸引更多從業者參與到平臺的創新中來。”

人工智能帶來的新挑戰

無論是首次接觸 FPGA 的用戶，還是熟悉 FPGA 設計并嘗試融入人工智能技術的資深開發者，都面臨著新的挑戰。AMD（Xilinx）自適應與嵌入式產品營銷高級經理羅布?鮑爾表示：“隨著高級綜合等技術的發展，FPGA 的編程難度已有所降低，目前已有多款工具能將算法代碼或 C 語言代碼轉化為寄存器傳輸級代碼。從工具流角度來看，我們推出的 Vitis AI 等工具，已能實現 PyTorch 模型到人工智能引擎的無縫對接，這一能力至關重要，能幫助用戶快速將人工智能模型落地到硬件芯片中，相關技術的落地難度已顯著降低。”

不過，鮑爾表示目前基于人工智能的寄存器傳輸級代碼生成輔助工具仍較為稀缺。“但在將人工智能工作負載落地到芯片的環節，技術已取得長足進步。我們明確了需要支持的模型類型，隨后對編譯器、量化器等工具進行優化，實現了人工智能模型向芯片的高效落地。”

也有企業已實現借助智能代理生成寄存器傳輸級代碼。ChipAgents 公司創始人兼首席執行官威廉?王表示：“針對 FPGA 這類可編程器件，原生人工智能編譯器和智能代理能從高級語言代碼或自然語言中推導出設計意圖，自動生成寄存器傳輸級代碼或高級綜合代碼，并對工作負載的映射、流水線設計和時序收斂進行自動優化。編譯器正逐步向自適應流水線架構演進，能根據模型架構和算子的變化，對計算核心、內存布局、并行度和任務調度進行實時優化。”

在片上系統（SoC）中集成獨立或嵌入式 FPGA 并非難事，但要讓其與人工智能技術協同工作，仍需專業的技術知識。西門子 EDA 項目總監拉塞爾?克萊因表示：“下游客戶正面臨這樣的挑戰：原本純軟件的開發工作，如今需要涉及 FPGA 中的硬件設計，這一轉變讓不少開發者望而生畏。如今行業內普遍存在這樣的需求：手中已有成熟的算法，需要落地到 FPGA 中，但團隊中缺乏資深的硬件設計工程師，能否借助工具將 C 語言函數直接轉化為 FPGA 可執行的代碼？傳統的高級綜合技術主要用于加速設計流程，而我們目前正嘗試實現有限的 Python 語言支持，將其編譯后落地到 FPGA 架構中。盡管 FPGA 的傳統設計語言為 Verilog 或 VHDL，但更高級的設計方法正在涌現，這些方法將更貼合軟件開發工程師的使用習慣，助力其將算法快速落地到 FPGA 中，充分發揮 FPGA 在功耗和性能方面的優勢。”

另一種解決方案是提升編譯器的智能水平，為其賦予更多的智能特性。克萊因表示：“這樣一來，工程師在為 FPGA 編程時，就能減少對硬件設計知識的依賴。但目前行業尚未實現這一目標，AMD（Xilinx）沒有，該領域的所有企業都未能推出這樣的產品 —— 讓軟件開發工程師無需專業知識，僅通過編譯器就能直接輸出可用的設計結果。這項工作仍需要工程師掌握一定的硬件設計和數據流知識，并非軟件開發工程師無法學習這些知識，相反，他們完全有能力掌握。軟件開發工程師可以接觸并學習這類技術，通過一定的培訓，將原本運行在 CPU 上的算法遷移到可編程邏輯中。從長遠來看，這將成為編程工作的延伸，工程師只需思考：‘編寫完程序后，是編譯到 CPU 上運行，還是 GPU，亦或是 FPGA 架構中？’這是行業的長期發展愿景，目前該領域的所有參與者都在朝著這一方向穩步推進。”

FPGA 設計的一大挑戰，是針對特定工作負載實現功耗、性能和延遲的最優平衡優化。鮑爾表示：“這三者的平衡始終是設計的核心，尤其是在嵌入式領域，成本優化同樣是重中之重。開發者可以在筆記本電腦上運行人工智能模型，但這樣的方案無法滿足邊緣系統對性能的嚴苛要求。”

圖 2：可編程邏輯與處理器的預處理耗時對比（綠色代表低延遲、確定性延遲，紅色代表高延遲、非確定性延遲） 來源：AMD（Xilinx）

（左側：基于處理器的方案 —— 傳感器→固定輸入輸出接口→硬件圖像信號處理器→外部內存→處理器（CPU/GPU）→面向特定任務的預處理→推理加速器，未針對特定任務優化，執行時間長；

右側：基于可編程邏輯的方案 —— 傳感器→可編程邏輯輸入輸出接口→硬件圖像信號處理器→可編程邏輯→標準圖像預處理 + 面向特定任務的預處理→推理加速器，電路針對特定任務定制，執行時間更短）

人工智能模型的部署、測試和功能驗證工作，需要開發者經歷一定的學習過程。鮑爾表示：“技術迭代的速度如此之快，當下使用和驗證的模型可能很快就會被淘汰，一年后或許就會出現性能更優的模型，因此開發者需要具備快速適配新模型的能力。針對不同的研發難題，開發者面臨的技術挑戰也各不相同。”

工作負載遷移與可編程性在人工智能模型中的作用

巴亞系統的納揚帕利表示，如果設計工程師明確知曉要運行的人工智能模型，就能設計出一款效率極高的人工智能加速器來完成相應任務。“但人工智能模型處于持續的迭代變化中，因此硬件需要具備一定的可編程性。此外，工程師還需要根據加速器的架構，搭建相應的軟件抽象層，讓開發者無需每次都重新學習新的開發方法。”

由于未來的技術發展存在不確定性，硬件具備一定的可編程性至關重要。納揚帕利稱：“以英偉達的產品為例，其核心仍是一款搭載加速模塊的 GPU，具備高度的可編程性，而 CUDA 編程框架正是其成功的關鍵。能否在保證可編程性的同時實現高效優化，是企業能否取得成功的核心因素。”

隨著行業格局的持續演變，這些考量凸顯了 FPGA 和人工智能系統設計中，可編程性、效率和適應性三者之間的動態關聯。盡管優化仍是設計的核心關注點，但人工智能模型的迭代速度已開始趨于平穩。

ChipAgents 公司研究主管張克勛表示：“四五前，當業內人士為機器學習或人工智能工作負載開發編譯器時，都對智能編譯器的發展前景充滿期待，希望能打造出一款優秀的編譯器，將任意架構的人工智能模型轉化為高效的中間表示。但如今，針對人工智能模型的智能編譯器研發投入已大幅減少，因為人工智能領域最核心、占比最大的工作負載，已不再是開發各類不同的模型架構并逐一測試。正是在那個階段，行業對編譯器的需求達到頂峰，因為需要借助編譯器加速各類新穎、多樣的模型架構的落地。”

當前人工智能領域最核心的工作負載之一，是基于變換器架構的矩陣乘法運算，該架構也是大語言模型的底層核心。張克勛表示：“至少對于大語言模型而言，硬件無需具備過高的可編程性，因為這類模型僅需處理一種類型的工作負載。”

設計工程師對編程語言的選擇，也會影響硬件的運行效率。弗勞恩霍夫應用集成系統工程研究所高效電子學部門負責人安迪?海尼希表示：“這是一個普遍存在的問題，若使用 Python 等高級編程語言編寫代碼，硬件的功耗效率必然會有所損失，其功耗表現遠不如使用嵌入式 C 語言或 C++ 語言編寫的代碼。”

由此可見，高級編程語言雖能降低編程難度，卻可能導致功耗效率的損失。海尼希指出：“從這一角度來看，軟硬件協同設計無疑是實現能耗大幅優化的最佳途徑，但目前這一理念尚未得到廣泛落地，因為要解決相關問題，需要更高層次的抽象設計。”

FPGA 設計的技術發展

FPGA 設計的一大挑戰，是開發出靈活性足夠高的工具，以適配各類差異顯著的應用場景。Altera的亞達瓦利表示，這一問題已得到部分解決 —— 目前行業已推出易用的集成化軟件流，能讓人工智能開發工程師、FPGA 工程師以及嵌入式 / 片上系統開發工程師在統一的設計環境中開展協作。

FPGA 的分析工作也正變得更加簡便。亞達瓦利稱：“新一代的功耗和熱分析工具的精度已大幅提升，能為設計工程師提供智能優化建議，助力其在整個設計和電路板布局過程中，更好地管控能耗與熱約束。”

盡管 FPGA 本質上屬于數字器件，但其分析工作卻需要達到極高的模擬精度，與內存、互補金屬氧化物半導體（CMOS）和圖像傳感器的分析要求相近。新思科技產品營銷總監馬克?斯溫嫩表示：“FPGA 雖為純數字器件，但對其熔絲工作原理、電阻及各類組件的分析，可基于其重復的架構特征，對單個單元進行深度分析后再推及整體，而這一分析過程涉及大量的模擬領域知識。尤其是在高速工作場景下，電源傳輸、信號完整性等分析工作，均包含模擬分析的相關內容。這類含模擬分析環節的器件的一大問題，是分析對象的規模通常極為龐大，而傳統的模擬設計對象規模較小，模擬設計工具也主要針對小規模設計開發。”

斯溫嫩表示，新一代的云原生工具和更完善的基礎設施，讓 FPGA 設計工程師得以首次對完整的設計方案進行全細節的深度分析。

DSP 的設計與部署

FPGA 并非唯一的可編程硬件選擇，也并非唯一受人工智能技術挑戰的器件。盡管人工智能讓 DSP 的設計工作變得更加簡便，但現實世界傳感器產生的模擬信息持續增加，也讓 DSP 的設計復雜度不斷攀升。

楷登電子產品管理與營銷高級總監、計算機視覺 / 人工智能產品負責人阿莫爾?博卡爾表示：“機器學習技術可依據模擬仿真數據自動調優 DSP 算法，助力數模混合協同設計，這不僅能縮短設計周期，還能幫助工程師在模擬精度與 DSP 復雜度之間找到最佳平衡點。”

這種復雜度的提升，正推動設計團隊改變數模設計的協作模式。博卡爾指出：“過去，數字設計和模擬設計是兩個相互獨立的領域，而如今，二者需要深度協同、緊密配合。”

功耗與面積的權衡，也成為設計工作的核心關注點。博卡爾解釋道：“模擬模塊的效率較高，但難以實現規模化擴展；而基于 DSP 的解決方案雖能提升性能，卻會帶來更高的功耗和芯片面積成本。設計工程師需要在二者之間找到平衡：是選擇高分辨率的模數轉換器（ADC）以簡化 DSP 的工作，還是選擇低分辨率的 ADC，讓 DSP 承擔更多的信號處理工作？”

在邊緣人工智能的部署過程中，開發者需要明確區分：哪些工作負載運行在傳統 DSP 上，哪些運行在面向低功耗嵌入式設備機器學習優化的向量擴展架構上（如安謀國際的 Helium 架構）。英飛凌科技物聯網、計算與無線業務部高級副總裁史蒂文?泰托西安舉例道：“以智能運動手表為例，絕大部分的音頻處理工作由傳統 DSP 完成，而相當一部分的信號預處理工作，則由安謀國際 Cortex M55 微控制器中搭載 Helium 向量擴展架構的 DSP 完成。這款 DSP 的應用場景與音頻處理 DSP 截然不同，其主要承擔信號的前后濾波工作。”

這一設計難題同樣存在于汽車電子領域。英飛凌連接安全系統事業部總裁兼首席執行官托馬斯?羅斯特克表示：“人工智能無法直接解決芯片的分割和系統架構設計問題，它只是為工程師提供了一種全新的數據分析方式，并基于分析結果給出反饋建議。”

內存編譯器

隨著人工智能模型的復雜度持續提升，且行業逐步向 “軟件優先” 的設計方法論轉型，市場對高級內存編譯器的需求也與日俱增。

新思科技嵌入式內存知識產權首席產品經理達里爾?塞策表示：“如今，芯片架構師在最終確定硬件規格前，會優先考慮軟件算法的需求，尤其是機器學習和數據分析相關的算法需求。能否快速調整內存架構，以適配各類獨特的人工智能算法，已成為芯片設計企業的核心差異化競爭優勢。這一行業趨勢推動了市場對高靈活性、可擴展嵌入式內存解決方案的內存編譯器的需求。隨著人工智能應用復雜度的提升，系統對專用數據結構的依賴度不斷增加，導致大規模數據集的訪問變得更加頻繁和并行化，內存編譯器也需新增相應特性，以滿足這些由軟件驅動的全新需求。”

塞策補充道，新一代的內存編譯器支持高度靈活的配置、超低電壓工作模式，以及豐富的多端口選項，讓芯片設計工程師能夠確信，其選用的內存知識產權核可快速適配算法需求的變化。“面向人工智能優化的內存特性包括：轉置數據流、針對稀疏數據應用的功耗優化設計，以及與乘加運算單元（MAC）的節距匹配。”

結語

在各類應用對處理器提出復雜的組合需求以實現特定目標的背景下，FPGA、DSP 及其他可編程芯片在半導體領域的地位愈發重要。隨著人工智能模型和應用的持續演進，各類新型工具正不斷降低設計工程師和客戶利用可編程性的技術門檻。

Altera的亞達瓦利表示：“FPGA 的設計落地，由技術架構師決定 —— 哪些功能模塊適合采用 FPGA 技術實現，哪些適合 GPU、ASIC 或其他芯片。這一前期的研討環節，我們稱之為架構設計階段。工程師會對設計方案進行深入分析和模塊分割，明確數據平面的哪些部分需要通過 FPGA 實現，控制平面的哪些部分需要采用相應的設計方案。最重要的是，在平衡市場需求和未來行業演進趨勢的同時，這一實現方案的總擁有成本是否具備合理性。”

FPGA 的核心競爭優勢體現在四個方面：輸入輸出的靈活性、確定性低延遲、安全特性的靈活性，以及對各類非可控工作負載的整合能力。亞達瓦利稱：“工程師可從平臺層面，對風險架構進行合理設計，實現工作負載的高效編排與仲裁。最終，這些設計還需與頂層的軟件層實現良好的適配，這才是優秀的軟硬件協同設計。”