久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> flash fpga

flash fpga 文章 最新資訊

Turbo簡化譯碼算法的FPGA設計與實現

  • Turbo碼雖然具有優異的譯碼性能,但是由于其譯碼復雜度高,譯碼延時大等問題,嚴重制約了Turbo碼在高速通信系統中的應用。因此,如何設計一個簡單有效的譯碼器是目前Turbo碼實用化研究的重點。本文主要介紹了短幀Turbo譯碼器的FPGA實現,并對相關參數和譯碼結構進行了描述。
  • 關鍵字: Turbo  FPGA  譯碼算法    

視頻圖像灰度信號直方圖均衡的FPGA實現

  • 本文主要介紹在FPGA上實現直方圖均衡算法的總體結構和最重要的兩個子模塊的實現細節,以及最終的實現結果。
  • 關鍵字: FPGA  視頻圖像  灰度  均衡    

一種基于FPGA的誘發電位儀系統研究與設計

  • O引言誘發電位是指對神經系統某一特定部位給予特定刺激后在大腦皮層所產生的特定電活動,對于神經...
  • 關鍵字: FPGA  誘發電位儀  

大型設計中FPGA的多時鐘設計策略

  • 利用FPGA實現大型設計時,可能需要FPGA具有以多個時鐘運行的多重數據通路,這種多時鐘FPGA設計必須特別小心,需要注意最大時鐘速率、抖動、最大時鐘數、異步時鐘設計和時鐘/數據關系。設計過程中最重要的一步是確定要
  • 關鍵字: FPGA  大型  策略  多時鐘    

脈沖壓縮原理及FPGA實現

  • 摘要:為解決雷達作用距離和距離分辨力的問題,分析了線性調頻脈沖壓縮的原理及工程實現方法,并利用Matlab軟件對加權前后的線性調頻信號脈沖壓縮波形進行對比。簡述了分布式(DA)算法的基本原理,給出一種基于FPGA分
  • 關鍵字: FPGA  脈沖壓縮  原理    

基于FPGA的帶CRC校驗的異步串口通信

  • 摘要:由于FPGA具有速度快,效率高,靈活穩定,集成度高等優點,所以為了提高串口通信的速度和效率,在串行通信中采用FPGA來實現串口通信是十分必要的。由于通信傳輸的不確定性以及干擾等原因,串行通信經常會出現異
  • 關鍵字: FPGA  CRC  異步串口  通信    

基于FPGA的數據中繼器設計

  • 1前言高速以太網可以滿足新的容量需求,解決了低帶寬接入、高帶寬傳輸的瓶頸問題,擴大了應用范圍,并...
  • 關鍵字: FPGA  數據中繼器  

基于FPGA的AD7862接口電路設計

  • 摘要:針對在自動控制系統設計領域和通信領域中有著廣泛運用的AD7862芯片,介紹了一種基于FPGA的驅動接口電路的設計。闡述了 AD7862的特點及基本功能,以及基于這些功能特點的驅動時序,并以此時序為基礎在FPGA芯片中
  • 關鍵字: FPGA  7862  AD  接口    

FPGA需求大幅增長

  •   幾乎每一家分析研究公司都毫無例外的預測FPGA市場2011年以及未來會有較大的增長,例如,IMS研究公司預測2014年年度收益達到10億美元以上,IBS有限公司聲稱,FPGA解決方案日益完善,功能越來越強,2015年,其增長率要超過IC市場。2009年全年增長率在60%到65%之間,遠遠超出了半導體行業最初的預測。繼40 nm產品大獲成功之后,Altera所有產品在2010年的收益都有顯著增長,我們預計今后會繼續增長。
  • 關鍵字: FPGA  3G  LTE  

基于DS28E01的FPGA加密認證系統的設計

  • 在現在電子設計的成本越來越高的情況下,基于 SRAM的 FPGA由于自身限制,容易使得設計者的設計被復制,從而給設計者提出了設計具有加密功能的電子系統,由于 SHA-1 算法引擎的 DS28E01芯片作為加密認證系統的核心芯片,并利用 DS28E01針對 Xilinx公司的 X3CS500E開發了實際的加密認證系統,并將此系統應用于實際的產品中,取得了良好的效果?! ?br />
  • 關鍵字: FPGA  28E  E01  DS    

一種基于FPGA的CAN總線通信接口的設計

  • CAN總線是現場總線的一種,因為其成本低、容錯能力強、支持分布式控制、通信速率高等優點在汽車、工業控...
  • 關鍵字: FPGA  CAN總線  通信接口  

FPGA實現的任意波形發生器的設計

  • 運用DDS原理,進行任意波形發生器的設計,使得任意波形發生器兼顧DDS的優點。設計中通過實現DDS模塊與單片機接口的控制部分將頻率控制字由單片輸入到輸入寄存器模塊,由相位累加器模塊對輸入頻率控制字進行累加運算,輸出作為雙口RAM的讀地址線,讀數據線上即輸出了波形幅度量化數據。其中雙口RAM的內容由單片機進行更新,從而實現任意波形的發生。本設計中的相位累加器采用了8級流水線結構借助前5級的超前進位的方法,使得編譯的最高工作頻率由317.97MHz提高到336.7 MHz,實現了任意波形的發生,節約了成本,提
  • 關鍵字: FPGA  任意波形發生器    

面向對稱體系結構的FPGA仿真模型研究

  • 緩慢的軟件模擬器給體系結構研究帶來了極大不便,FPGA硬件仿真的模擬速度很快,但仿真系統的規模嚴重受限于FPGA的容量。較大規模的體系結構系統仿真采用多片FPGA互連,不僅增加了設計的復雜性,也增加成本。因此提出一種面向對稱體系結構的FPGA仿真模型。經仿真系統評估,其仿真系統能夠增大FPGA芯片的仿真規模,減少仿真系統對FPGA資源的需求,有效支持在有限的FPGA資源上進行大規模對稱體系結構仿真研究。
  • 關鍵字: FPGA  對稱  仿真  模型研究    
共6943條 316/463 |‹ « 314 315 316 317 318 319 320 321 322 323 » ›|

flash fpga介紹

您好,目前還沒有人創建詞條flash fpga!
歡迎您創建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473